NOODLYBOX
2012-03-11Posted by molelord - 2012-03-11 22:47 HDLシミュレータ上での波形表示を便利にするスクリプトです。 ModelSim, ISE Simulator, Active-HDLで動作が確認できています。 シミュレータのConsoleにて、 source nbox_util.tcl と打ち込んで読み込ませることで、以下のコマンドが使用可能になりま (Show more...) 2012-02-15Posted by molelord - 2012-02-15 00:28 テキストファイルに0,1,z,xを羅列するとタイミングチャートとして表示してくれる、ディジタル回路設計支援ソフトウェアです。 詳細は TimingChartViewer を参照してください。 主な変更点 フォアグラウンドウィンドウになったとき、自動で表示が更新され (Show more...) 2012-01-01Posted by molelord - 2012-01-01 23:16 ISE Simulator用のコマンド集 isesimutil を改良しました。 改良点は、 gather_waveコマンドにおいて、generateブロックの中のインスタンスに関しても波形表示の対象となるようにした。 です。 2011-11-21Posted by molelord - 2011-11-21 00:25 テキストファイルに0,1,z,xを羅列すると、それをタイミングチャートとして表示します。 FPGA設計者の方はぜひ触ってみてください。 詳細はこちら 2010-01-01Posted by molelord - 2010-01-01 20:14 Icarus Verilogを半自動でビルドできるようにしました。 rubyとgtkwaveを簡単にインストールできるようにしました。 今回は、シミュレーションにかかわる部分の更新はありません。 2009-12-12Posted by molelord - 2009-12-12 12:36 pipesampleをVHDL(シミュレータはModelSim)に対応させました。 シミュレーション速度はTcl版より大幅に高速になりました。 2009-11-01Posted by molelord - 2009-11-01 23:35 Icarus Verilogを使用したシミュレーションが可能になりました(名前付きパイプを介してHDLシミュレータとC++とのやり取りをしています)。 Icarus VerilogはGPLで配布されているので、例えば、NOODLYBOX+FPGAソース+Icarus Verilogの環境を丸ごと社内のソフ (Show more...) 2009-09-20Posted by molelord - 2009-09-20 22:27 version0006のDPI-C版CPUもどきにあったバグ(データバス取り込みタイミング不正)を直して、version0007としてリリースしました。 2009-09-17Posted by molelord - 2009-09-17 01:11 Tclの代わりにDPI-Cを使って実装したCPUもどきを追加しました。6倍速で動作します。 詳細はImplementationByDpiを見てください。 2008-11-16Posted by molelord - 2008-11-16 11:41 マイコン+FPGAというハードウェア構成に対応した、開発支援ツールです。 0002までにあったバグの修正が0003での主な変更点です。 また、ModelSIM上でコンパイルが失敗したら、それに続くシミュレーション実行を抑制する機能を追加しました。 |  |