RegressionTest

sample/regression.shは、NOODLYBOXの機能追加・リファクタリングのときに、エンバグしていないことを確認するために用意したものです。

しかし、NOODLYBOXの配布物をダウンロードしてくださった方の環境で、正しくシミュレーション・合成が動作するかどうか、を確認するためにも使うことができるのに気がついたため、この文書を書くことにしました。

使い方

1. msys/msys.batをダブルクリックして、MinGW32のプロンプト(rxvt)を開きます。
2. cdコマンドでnoodlybox/sampleディレクトリまで移動します。
3. 以下のコマンドを打ち込みます。

   . settings.sh
   ./regression.sh
   

1. ModelSIMでVHDLのシミュレーション
2. ModelSIMでVerilog HDLのシミュレーション
3. ISEでVHDLの合成
4. ISEでVerilog HDLの合成
5. ISE SimulatorでVHDLのシミュレーション
6. ISE SimulatorでVerilog HDLのシミュレーション

ModelSIM XE Starterについて

• ModelSIM XE Starterをインストールするときに、Verilog HDLとVHDLのどちらかを選択していると思います。
• regression.shは、両方の言語でシミュレーションを行うのですが、インストール時に選択したほうしか動きません。
• 両方の言語で動かすには、Xilinxで配布しているModelSIM XE Librariesのアップデート(サービスパック)をModelSIMのインストールディレクトリに展開すればOkです。