ダウンロードリスト

プロジェクト概要

Qucs は GUI を持った回路シミュレータです。 全ての種類の回路シミュレーション形式 (DC, AC, S-パラーメータ,ハーモニック・バランス解析を含む) をサポートすることを目標としています.

システム要件

システム要件が設定されていません
プロジェクトのリリース情報やプロジェクトリソースの情報です。
注: プロジェクトリソースの情報は Freecode.com ページからの引用です。ダウンロードそのものは、OSDNにホスティングされているものではありません。

2011-03-19 05:28
0.0.16

このリリースでは、対話型のGNU / Octaveのインターフェイスが付属しています。構文は、Octave、Verilog - HDLの、およびVerilog - Aの構文の強調表示が追加されました。中古VHDLモジュールとライブラリをサポートされるようになりましたユーザーが作成したVHDLコードから作られたコンパイルされます。トランジスタモデルNIGBT、HICUMのL2 v2.24、HICUMのL0 v1.2gとHICUM L0は1.3、トンネルダイオードは、理想的な結合伝送線路、理想的なハイブリッドのようないくつかの新しいコンポーネントがあります。方程式の解法は実装EMIレシーバ機能を持っています。 qucsconvコマンドラインデータコンバータは、エクスポートファイルの形式として、Matlabのv4をサポートしています。
This release comes with an interactive GNU/Octave interface. Syntax highlighting for Octave, Verilog-HDL, and Verilog-A syntax has been added. Pre-compiled VHDL modules and libraries made from user-written VHDL code are supported now. There are several new components, such as transistor models NIGBT, HICUM L2 v2.24, HICUM L0 v1.2g and HICUM L0 v1.3, tunnel diode, ideal coupled transmission line, and an ideal hybrid. The equation solver now has EMI receiver functionality implemented. The qucsconv command line data converter supports Matlab v4 as an export file format.

2009-04-26 05:13
0.0.15

このリリースでは、アラビア語とチェコ語、MOSFETのレギュレータは、バリスタのモデルライブラリ、および理想的なコンポーネントに、新しい翻訳では、スイス連邦工科大学など、多くの新しいプリミティブコンポーネント来る- EKV NMOSの/ PMOSのソフトウェアmobiola TM、HICUM L0 v1.2以降、多数のデジタルプリミティブ。と同様の信号/アウト任意のVerilogへパラメータを渡す- HDLとVHDLのサブ回路は、型付きVHDLファイルの一般的なパラメータは、現在サポートされています。 qucsの、今はライブラリの要素にだけでなく、多項式のCさんやL'掲載およびF、高、E、およびG多項式のSPICEソースの翻訳文を、既存のHICUMモデルに変換することができますコンバータツールです。
タグ: Major feature enhancements, Bugfixes
This release comes with new translations into Arabic and Czech, model libraries for MOSFETs regulators, varistors, and ideal components, and many new primitive components such as EPFL-EKV NMOS/PMOS V2.6, HICUM L0 v1.2, and numerous digital primitives. Passing parameters to Verilog-HDL and VHDL subcircuits and typed generic parameters of VHDL files are now supported as well as arbitrary in/out signals. The Qucs-Converter tool now allows you to translate existing HICUM models into library elements as well as the translation of polynomial C's and L's and F, H, E, and G polynomial SPICE sources.

2008-04-10 22:37
0.0.14

このリリースでは、いくつかの新しいコンポーネント、すなわち、DIACの、トライアック、サイリスタ、対数アンプとなると、HICUM L0 v1.12、ポテンショメータ、方程式RFデバイスの定義、およびMESFET(Curtice、Statz、トム- 1、とTOM - 2)。 qucsのも合成し、同一平面上の行の種類の分析が含まれてTranscalcツールです。印刷Win32で最終的に固定されている。サブをサポートし、グラフィカルなテキストの絵画にスーパースクリプトが追加されている。ではなく、少なくとも最後に、PlotVsのバージョン3以上()の引数は、方程式ソルバーの機能が追加されている。
タグ: Minor feature enhancements
This release comes with a few new components, i.e., diac, triac, thyristor, logarithmic amplifier, HICUM L0 v1.12, potentiometer, equation defined RF device, and MESFET (Curtice, Statz, TOM-1, and TOM-2). The Qucs-Transcalc tool also contains synthesis and analysis of coplanar line types. Printing under Win32 has finally been fixed. Support for sub- and super-script in graphical text paintings has been added. Last but not least, versions of PlotVs() with 3 or more arguments have been added to the equation solver capabilities.

2007-12-30 18:24
0.0.13

このリリースではいくつかの新しいコンポーネントと、すなわち、ファイルの電流および電圧源に基づいていますモジュール、オペアンプ、およびHICUMのL2 v2.22デバイスのモデル。方程式では、速やかに、ベクトルや行列などの数字の工学的表記法、およびいくつかのより多くの機能が追加されて(srandom、StabFactor、ランダムとStabMeasure)が許可されます。 Touchstoneのファイルおよびエクスポートできるように、CSVファイルは、コマンドライン、データコンバータQucsConvを使用してインポートすることができます。
タグ: Minor feature enhancements
This release comes with some new components, i.e. file-based current and voltage sources, a modular operational amplifier, and the HICUM L2 v2.22 device model. In equations, immediate vectors and matrices are allowed as well as engineering notation of numbers, and some more functions have been added (random, srandom, StabFactor, and StabMeasure). Touchstone files can be exported and CSV files can be imported using the command line data converter QucsConv.

2007-06-17 16:28
0.0.12

このリリースへの翻訳が付属してウクライナ語、のSPICEコンポーネントで選択可能なプリプロセッサは、2つの新しいコンポーネント(指数関数的な電圧および電流源)。ライブラリは現在だけでなく、デジタルサブ回路のアナログを含むことができます。アナログモデリング実質的に象徴的に定義されたデバイスによって強化されます。方程式ソルバーで使用可能な機能のリストを複数の関数を、論理的かつ合理的な演算子をサポートし、三項演算に拡張されている?:構築します。純粋なデジタルシミュレーションものVerilogで実行することができます- HDLをVHDLに代わるものとして。
タグ: Major feature enhancements
This release comes with a translation into Ukrainian, a selectable preprocessor in the SPICE component, and two new components (exponential voltage and current source). Libraries can now contain analogue as well as digital subcircuits. Analogue modelling is substantially strengthened by symbolically defined devices. The list of available functions in the equation solver has been extended to support more functions, logical and rational operators, and the ternary ?: construct. Pure digital simulations can be also performed by Verilog-HDL as an alternative to VHDL.

プロジェクトリソース