プロジェクトの説明

このプロジェクトは Tcl/Tk コンパイル スクリプト !ModelSim VHDL シミュレータを提供を目指しています。簡単 (日時) コンパイルと VHDL モデルのシミュレーションを構成しなければなりません。さらに、Tcl/Tk スクリプトならない高い容易に新しいプロジェクトに採用する configutable。

(このプロジェクト概要は機械翻訳されたものです) 翻訳してみる 原文を表示する

ダウンロード

レビュー
あなたの評価
レビューする