このプロジェクトは Tcl/Tk コンパイル スクリプト !ModelSim VHDL シミュレータを提供を目指しています。簡単 (日時) コンパイルと VHDL モデルのシミュレーションを構成しなければなりません。さらに、Tcl/Tk スクリプトならない高い容易に新しいプロジェクトに採用する configutable。
最新ファイル(2件) |
|||
---|---|---|---|
名前 | サイズ | 日付 | ダウンロード数 |
Modelsim_Script.zip | 4.2 KB | 2006-03-09 02:09 | 228 |
CImg-1-13beta1.zip | 1.8 MB | 2006-03-08 23:51 | 11 |
その他全ファイル |
|||
modelsim-script | |||
0.01 | |||
Modelsim_Script.zip | 4.2 KB | 2006-03-09 02:09 | 228 |
OldFiles | |||
CImg-1-13beta1.zip | 1.8 MB | 2006-03-08 23:51 | 11 |